(19)日本国特許庁 (JP) (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-83780

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G 0 6 F 15/16

3 2 0 G 8840-5L

13/366

5 1 0 C 9072-5B

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-234758

(22)出願日

平成 4年(1992) 9月2日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 三宅 俊光

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 小林 稔史

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機

株式会社エル・エス・アイ研究所内


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 マルチプロセッサシステム

(57)【要約】

【目的】 メモリを共有する複数個のプロセッサを含む マルチプロセッサシステムにおいて、同一プログラムを 実行する各プロセッサで、各プロセッサ毎の固有情報を 必要十分な量だけ利用可能にする。

【構成】 各プロセッサ18、20、22、24のバス 要求信号BRO~BR3をバスアービタ16で調停し、 バス使用許可信号BGO~BG3を出力する。アドレス 変換回路26は、アドレスバス14からのアドレス信号 が所定の条件を満足するときに、バスアービタ16の出 力に基づいてアドレス信号の一部を変換し、変換後アド レスとしてメモリ28に与える。各プロセッサ18、2 0、22、24が同一のアドレスを出力したとしても、 メモリ28にアクセスする物理アドレスは異なったもの となる。



【特許請求の範囲】

【請求項1】 複数個のプロセッサと、前記複数個のプロセッサが共通にアクセスする被アクセス装置とが接続されるデータバスおよびアドレスバスと、

前記複数個のプロセッサの各々にそれぞれ1本ずつ割り 当てられる複数本のバス使用要求信号線および複数本の バス使用許可信号線と、

前記複数個のプロセッサの各々が、前記被アクセス装置へのアクセスに先立って、対応する前記バス使用要求信号線上に出力するバス使用要求信号を調停して、前記複 10数個のプロセッサの各々に、前記データバスの使用の許否を示すバス使用許可信号を前記バス使用許可信号線を介して出力するための調停手段と、

前記アドレスバスと前記被アクセス装置との間に設けられ、前記調停手段の出力と、前記アドレスバス上のアドレス信号とに基づいて、前記アドレス信号の一部を変換して前記被アクセス装置に与えるためのアドレス変換手段とを含む、マルチプロセッサシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、バスを共有するマルチプロセッサシステムに関し、特に、独立したバス使用許可信号線を用いるマルチプロセッサシステムにおいて、同一プログラムを実行するプロセッサ毎に異なる処理を実行させることが可能なシステムに関する。

[0002]

【従来の技術】マルチプロセッサシステムにおいて、システムをコンパクト化するために、たとえば複数個のプロセッサにROM(読出専用メモリ)を共有させ、そこに実行すべきプログラムを格納させる手法がある。そのようなシステムでは各プロセッサは同一のプログラムを実行する。

【0003】この場合、各プロセッサ毎に動作を異ならせる必要が生ずる場合がある。ところが、各プロセッサは同一のプログラムを実行しているために、各プロセッサ毎に異なる動作をするハードウェアがないと各プロセッサの固有の処理に移ることができない。

【0004】各プロセッサ固有の動作を行なわせるための従来の一手法は、プロセッサ毎にリセットベクタ設定スイッチを備えさせることである。各プロセッサがリセット時に実行するプログラムのアドレスは決まっており、そのアドレスはリセットベクタと呼ばれる。このリセットベクタをプロセッサ外部の回路により変更可能としたハードウェアがリセットベクタ設定スイッチである。各プロセッサ毎にリセットベクタ設定スイッチによりリセットベクタを変えれば、各プロセッサ毎に起動時のプログラムを変えることができる。

【0005】従来の他の手法は、プロセッサ毎にアドレスデコーダを持たせる方法である。この場合、共有されるプログラムは、或る特定のアドレスからプロセッサ固 50

有情報を得るようにプログラミングされる。各プロセッサ サ毎に用意されたアドレスデコーダは、そのプロセッサ が出力するアドレスから、実際にアクセスするメモリを 選択する。そのために、各プロセッサ毎にアドレスをコーダを持たせれば、各プロセッサが同一のアドレスを出力した場合でも、実際にアクセスするメモリを変えることができる。したがってプログラムを上述のように作成しておけば、各プロセッサは或る特定のアドレスから、互いに異なるメモリへのアクセスを行ない、互いに異なるプロセッサ固有情報を得ることができる。

2

【0006】ところが、これらの方式では、各プロセッサ単位でリセットベクタ設定スイッチを備えたり、アドレスデコーダを備えたりする必要がある。そのために各プロセッサ毎にハードウェアが増加してしまうという短所があった。

【0007】この短所を解決するための提案が、特開昭60-33656号公報に開示されている。この提案は「マルチプロセッサシステムのプロセッサ認識方式」という名称である。

20 【0008】図4を参照して、特開昭60-33656 号公報に開示されたマルチプロセッサシステムは、各プ ロセッサ毎に独立に割り当てられる複数本のバス要求信 号線70と、バス要求信号が入力されるバスアービタ6 2と、バスアービタ62から各プロセッサに対してバス 使用許可信号が与えられるバス使用許可信号線72と、 バスアービタ62の出力と、バスの使用が許可されたプ ロセッサから入力されるアドレス信号とから、そのプロ セッサに対してそのプロセッサを特定するためのプロセ ッサ固有情報をデータバス上に出力するためのプロセッ 30 サ認識用回路60とを含む。バスアービタ62は、バス 要求信号線70を介して各プロセッサから入力されるバ ス要求信号BROないしBRiを調停し、1つのプロセ ッサについてはバス使用を許可する信号を、他のプロセ ッサにはバス使用を禁止する信号を、それぞれバス使用 許可信号BGOないしBGiとして出力するためのもの

【0009】プロセッサ認識用回路60は、アドレスデコーダ68と、バス使用許可信号BGO~BGiをエンコードするためのエンコーダ64と、エンコーダ64の出力をラッチし、アドレスデコーダ68の制御によってデータバス上に送出するためのラッチ回路66とを含む。

【0010】バスアービタ62は、バス要求信号BR0ないしBRiを調停し、1つのプロセッサにはバスの使用権を認める(アサート)信号を、他のプロセッサにはバスの使用を禁止する信号を、それぞれバス使用許可信号BG0ないしBGiとして出力する。このバス使用許可信号BG0ないしBGiはエンコーダ64にも入力される。

50 【0011】エンコーダ64は、入力されるバス使用許

可信号BGOないしBGiをエンコードし、出力をラッチ回路66に与える。ラッチ回路66は、バス使用許可信号BGOないしBGiのいずれかがアサートされるタイミングでエンコーダ64の出力をラッチする。アドレスデコーダ68は、入力されるアドレス信号が特定アドレスを示すことに応答して、ラッチ回路66の出力をイネーブルにする。これにより、ラッチ回路66にラッチされていたエンコーダ64の出力がデータバス上に出力される。

【0012】上述のようなプロセッサ認識用回路60を有するマルチプロセッサシステムにおいて、各プロセッサが自己を認識するための情報を得る場合には次のような動作を行なう。たとえば、バス要求信号BR0およびバス使用許可信号BG0に対応するプロセッサの動作について考える。まずこのプロセッサはバス要求信号BR0をバスアービタ62に与える。次にバスアービタ62からのバス使用許可信号BG0によってバスの使用権が確保されたことを確認し、アドレスバス上に予め定められた特定のアドレス信号を出力する。

【0013】エンコーダ64は、バス使用許可信号BG 0 がアサートとなったことに応答し、バス使用許可信号 をエンコードしてラッチ回路66に与える。エンコーダ 64の出力は、バス使用許可信号BG0ないしBGiの いずれがバスの使用を認めるものかによって異なってく る。ラッチ回路66はエンコーダ64の出力をラッチす る。アドレスデコーダ68は、入力されるアドレス信号 が特定のアドレスであることに応答してラッチ回路66 の出力をイネーブルにする。データバス上に送出された データはバス使用許可信号BGOないしBGiのいずれ がバスの使用を許可する値であるかによって異なってく るために、データバス上に送出されるデータは各プロセ ッサ毎に異なる値となる。したがって各プロセッサが特 定のアドレスにアクセスすることにより自己がいずれの プロセッサであるかを認識することができる。この認識 結果によって、プログラム中で異なる動作を行なうよう に制御を分岐させれば、各プロセッサ毎に異なる処理 を、同一のプログラムで実行することができる。

[0014]

【発明が解決しようとする課題】上述の特開昭60-33656号公報に示されているマルチプロセッサシステムでは、各プロセッサ毎に得られる情報は、バス使用許可信号をエンコードして得られる値のみである。バス使用許可信号は各プロセッサに1つずつ割り当てられたものであり、その信号をエンコードして得られる値の種類は、せいぜいプロセッサを識別するに足る程度のものであって、プロセッサを識別するに足る程度のものであって、プロセッサを輸出するによる指報量としては不分である。それ以上の情報を得ようとする場合には、各プロセッサが自己を認識した後に、さらにプロセッサ固有情報を確保するための手続を、認識結果によって別個に行なう手続が必要となる。

4

【0015】この発明は上記のような問題点を解消するためになされたもので、同一のプログラムを実行する複数のプロセッサを含むマルチプロセッサシステムにおいて、共通のハードウェアを用いて、各プロセッサが同一プログラムを実行しながら必要十分なプロセッサ固有情報を利用することを可能にできるマルチプロセッサシステムを提供することを目的とする。

[0016]

【課題を解決するための手段】請求項1に記載のマルチ10 プロセッサシステムは、複数個のプロセッサと、これらプロセッサが共通にアクセスする被アクセス装置とが接続されるデータバスおよびアドレスバスと、プロセッサの各々にそれぞれ1本ずつ割り当てられる複数本のバス使用要求信号線および複数本のバス使用許可信号線と、プロセッサの各々が、被アクセス装置へのアクセスに先立って対応するバス使用要求信号線上に出力するバス使用要求信号を調停して、プロセッサの各々に、データバスの使用の許否を示すバス使用許可信号をバス使用許可信号線を介して出力するための調停手段と、アドレスバス上のアドレス信号とに基づいて、アドレス信号の一部を変換して被アクセス装置に与えるためのアドレス変換手段とを含む。

[0017]

【作用】この発明におけるマルチプロセッサシステムでは、各プロセッサが同一のプログラム上で同一アドレス空間をアクセスする場合に、どのプロセッサがバスを使用しているかを示す調停手段の出力に従って、アドレス信号の一部が変換して被アクセス装置に与えられる。そのため、各プロセッサは実際には各プロセッサ毎に異なる物理アドレスへアクセスする。

【実施例】図1は、本発明の一実施例のマルチプロセッ

[0018]

サシステム10のブロック図である。図1を参照して、このマルチプロセッサシステム10は、データバス12およびアドレスバス14と、それぞれデータバス12およびアドレスバス14に接続された4つのプロセッサ18、20、22、24と、プロセッサ18、20、22、24からバス要求信号BROないしBR3を受け、バス使用許可信号BGOないしBG3をプロセッサ18、20、22、24に与えるためのバスアービタ16と、バスアービタ16の出力とアドレスバス14から与えられるアドレス信号とに基づいて、アドレスで換回路26と、アドレス変換回路26を介してアドレスがス14に接続されるとともに、データバス12にも接続されているメモリ28とを含む。

【0019】アドレス変換回路26には、図示されない 制御回路からアドレスストローブ信号ASが与えられ 50 る。またアドレス変換回路26は、入力されるアドレス 5

信号をデコードしてメモリ28に対してチップセレクト 信号CSを与える。

【0020】図2を参照して、アドレス変換回路26 は、バスアービタ16の出力に接続されたエンコーダ4 Oと、アドレス信号AOないしA19およびアドレスス トローブ信号ASを受けて、アドレス信号AO~A19 が、後述するような所定の条件を満足する場合にチップ セレクト信号CSを出力するためのアドレスデコーダ4 2と、アドレス信号A0~A31の一部のアドレス信号 A 2 0 、A 2 1 と、エンコーダ 4 0 の出力 B 2 0 、B 2 1とを受け、アドレスデコーダ42からのチップセレク ト信号CSの値に従って、アドレス信号A20、A21 またはエンコーダ40の出力B20、B21のいずれか 一方をアドレス信号AO20、AO21として出力する ためのマルチプレクサ44とを含む。マルチプレクサ4 4の出力は、入力されるアドレス信号のA20、A21 と置換され、変換後のアドレスの一部となる。アドレス 信号の他の部分AO~A19、A22~A31は何ら変 更を受けず、そのまま変換後アドレス信号AOO~AO 19およびAO22~AO31として出力される。

【0021】エンコーダ40において行なわれるエンコ ードの内容は次のように設定されている。

[0022]

【表 1 】

	アサートされた バス使用許可信号	エンコー B20	1
	BG 0	0	0
	BGI	0	1 .
	B G 2	1	0
1	B G 3	1	1

【0023】また、図1に示されるメモリ28のアドレ 40 スマップは図3に示されるようになっている。すなわち アドレス0~400 (H) にはプロセッサ0 (18) の メモリ空間が、アドレス400 (H)~800 (H) に はプロセッサ1 (20) のメモリ空間が、アドレス80 0 (H) ~C00 (H) にはプロセッサ2 (22) のメ モリ空間が、アドレスCOO(H)~1000(H)に はプロセッサ3 (24) のメモリ空間が、それぞれ予め 準備されている。アドレス1000(H)以上はプロセ ッサ18、20、22、24の共有空間である。各プロ セッサ毎に準備されたメモリ空間には、各プロセッサ毎 50 にはアドレス信号A0~A19にはすべて0を設定し、

6

に固有の情報が予め格納されている。

【0024】図1~図3に示されるマルチプロセッサシ ステムは次のように動作する。プロセッサ18、20、 22、24は、各プロセッサに固有の情報を得ようとす る場合、まずバス要求信号BRO、BR1、BR2、B R3をそれぞれ出力し、バスアービタ16に与える。バ スアービタ16は、これらのバス要求を調停し、バス使 用を許可するプロセッサに対応するバス使用許可信号を アサートとする。すなわちバスアービタ16は、バス使 10 用許可信号BGO~BG3のいずれか1つをアサートと する。以下の説明では、たとえばプロセッサ0(18) に対するバス使用が許可されたものとする。

【0025】バスの使用権を得たプロセッサ18は、ア ドレスバス14上にアドレス信号を出力する。この場 合、プロセッサ O に固有の情報を得るためのアドレス A 0~A31としては、A0~A19にすべて"0"が設 定されているものとする。アドレス信号A22~A31 には、アクセスするアドレスの16進表示で400の大 きさのアドレス空間に対応するアドレス信号がセットさ 20 れている。このアドレス空間は、図3に示されるプロセ ッサ0のためのメモリ空間の大きさに対応するものであ る。

【0026】図2を参照して、バス使用許可信号BG0 ~BG3はエンコーダ40にも与えられる。エンコーダ 40は、入力されるバス使用許可信号BG0~BG3を エンコードし、2ビットの信号B20、B21をマルチ プレクサ44に与える。現在の説明ではバス使用許可信 号BGOがアサートとされているために、B2O、B2 1の値は表1からそれぞれ0、0となる。

30 【0027】一方アドレスデコーダ42には、アドレス 信号AO~A31のうちの上位20ビットAO~A19 が与えられる。アドレスデコーダ42は、このアドレス 信号A0~A19がすべて0の場合にはチップセレクト 信号CSをアサートとし、それ以外の場合にはネゲート するように設定されている。マルチプレクサ44は、チ ップセレクト信号CSがアサートされた場合にはエンコ ーダ40の出力を、それ以外の場合にはアドレス信号A 20、A21をそれぞれ選択して出力する。これによ り、アドレス信号の上位20ピット(AO~A19)が すべて0の場合には、バス使用許可信号のエンコード結 果B20, B21が変換後アドレスAO0~AO31の 第21、22ビット(AO20、AO21)となる。

【0028】以上のようにアドレス信号をバス使用許可 信号のエンコード結果を用いて一部変換することによ り、各プロセッサが同一アドレスを出力した場合であっ ても、変換後アドレスは互いに異なったものとなり、プ ロセッサ毎にアクセスされる実アドレスは異なってく る。エンコーダ40が表1に示されるように設定されて おり、上述のように各プロセッサ固有の情報を得る場合

アドレス信号A22~A31には0(H)~3FF (H) の任意の値を設定できる。この場合、変換後アド レス信号AO0~AO31によりプロセッサ0(1 8)、プロセッサ1(20)、プロセッサ2(22)、 およびプロセッサ3(24)にはそれぞれ、0(H)~ $3FF(H) \setminus 400(H) \sim 7FF(H) \setminus 800$ (H) ~BFF (H)、およびCOO(H) ~FFF (H) が割り当てられ、ちょうど図3の各プロセッサ毎 のメモリ空間をアクセスすることができる。

7

し、そのエンコード結果でアドレス信号の一部を置換す ることにより、各プロセッサ毎に固有のメモリ空間を割 り当てることができる。上述のようにアドレスデコーダ 42としてアドレスの上位20ビットがすべて0の場合 のみこのような置換を行なうようにすれば、必要なとき のみ各プロセッサ毎のメモリ空間をアクセスすることが できる。一定の大きさを有するメモリ空間が各プロセッ サ毎に割り当てられ、しかもそのメモリ空間内の任意の アドレスをアクセスすることができるために、従来のプ な大きさの情報量をメモリから各プロセッサ毎に一度に 読出すことができる。また、アドレス信号のうち置換す るビット位置を変化させることにより、各プロセッサ毎 に割り当てられるメモリ空間の大きさも変化させること ができる。

【0030】以上、本発明を一実施例を参照しながら説 明した。しかし本発明は上述の実施例には限定されな い。たとえば、上述の実施例ではマルチプロセッサシス テムに接続されるプロセッサの数は4個であったが、プ ロセッサの数としては4個に限定されない。また、アド 30 【符号の説明】 レス信号のうち置換されるビット数は2ビットであった が、このピット数も2ビットには限定されない。接続さ れるプロセッサの数が多くなれば、置換のためのビット 数も多くなる。また、エンコーダ40の設定は、アサー トされたバス使用許可信号によってその出力がすべて異 なるようになっていたが、エンコーダ40の設定はその ようなものには限定されない。たとえば、特定の2つの バス使用許可信号のいずれかがアサートされた場合に、 同一の出力を行なうようなものであってもよい。この場 合には、アサートされたバス使用許可信号を受けるプロ 40 44 マルチプレクサ セッサで行なわれる処理が同一のものであることが前提

[0031]

となる。

【発明の効果】以上のように請求項1に記載の発明によ れば、各プロセッサがプログラム上で同一アドレス空間 をアクセスしようとする場合であっても、どのプロセッ サにバス使用権が与えられているかによってそのアドレ スが変換されるために、実際に各プロセッサがアクセス する被アクセス装置の物理アドレスは互いに異なったも のとなる。したがって、各プロセッサが同一プログラム 【0029】このようにバス使用許可信号をエンコード 10 を実行していたとしても、それぞれ別個のプロセッサ固 有情報を得ることができる。各プロセッサに割り当てら れるアドレス空間の大きさは必要に応じて変更できるた めに、各プロセッサ毎に必要十分なプロセッサ固有情報 を得ることができる。また各プロセッサには、このよう なアクセスを行なうための特別なハードウェアを設ける 必要はない。

【0032】その結果、各プロセッサとは別の共通のハ ードウェアを用いて、各プロセッサが同一プログラムを 実行しながら必要十分な量のプロセッサ固有情報を利用 ロセッサ認識用回路を用いる場合と比較して、必要十分 20 することができるマルチプロセッサシステムを提供でき る。

【図面の簡単な説明】

【図1】本発明の一実施例のマルチプロセッサシステム のブロック図である。

【図2】アドレス変換回路のブロック図である。


【図3】本発明の一実施例のメモリのアドレスマップを 示す模式図である。

【図4】従来のプロセッサ認識用回路のブロック図であ


- 10 マルチプロセッサシステム
- 12 データバス
- 14 アドレスバス
- 16 バスアービタ
- 18、20、22、24 プロセッサ
- 26 アドレス変換回路
- 28 メモリ
- 40 エンコーダ
- 42 アドレスデコーダ

8


[図1]



【図3】



【図2】



【図4】

